This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Toshio TAKAYAMA, et al.

!

Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned

Examiner: Not Yet Assigned

Filed: December 16, 2003

For:

SEMICONDUCTOR DEVICE HAVING A MULTILAYER INTERCONNECTION

STRUCTURE AND FABRICATION PROCESS THEREOF

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: December 16, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-371134, filed December 20, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, KRATZ, QUINTOS,

HANSON & BROOKS, LLP

Donald W. Hanson Attorney for Applicants Reg. No. 27,133

DWH/jaz Atty. Docket No. **031325** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

2383U
PATENT TRADEMARK OFFICE

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: December 20, 2002

Application Number: No. 2002-371134

[ST.10/C]: [JP 2002-371134]

Applicant(s): FUJITSU LIMITED

August 29, 2003

Commissioner,

Patent Office Yasuo Imai (Seal)

Certificate No. 2003-3070674



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年12月20日

出 願 番 号 Application Number:

特願2002-371134

[ST. 10/C]:

[J P 2 0 0 2 - 3 7 1 1 3 4]

出 願 人

Applicant(s):

富士通株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 8月29日

今井康



【書類名】

特許願

【整理番号】

0241695

【提出日】

平成14年12月20日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H01L 21/90

【発明の名称】

多層配線構造およびその形成方法、半導体装置

【請求項の数】

9

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

高山 稔雄

【発明者】

【住所又は居所】

愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴ

ィエルエスアイ株式会社内

【氏名】

生川 邦幸

【発明者】

【住所又は居所】

愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴ

ィエルエスアイ株式会社内

【氏名】

水谷 寛

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100070150

【住所又は居所】

東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】

伊東 忠彦

【電話番号】

03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 0114942

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

多層配線構造およびその形成方法、半導体装置

【特許請求の範囲】

【請求項1】 銅配線パターンを含む第1の配線層と、

前記第1の配線層上に形成された層間絶縁膜と、

前記層間絶縁膜上に形成された第2の配線層と、

前記層間絶縁膜中に前記銅配線パターンを露出するように形成されたビアホールと、

前記ビアホール中に形成され、前記第1の配線層と前記第2の配線層とを電気 的に接続するタングステンプラグとよりなる多層配線構造であって、

前記ビアホールは、深さ/径比が1.25以上の値を有し、

前記タングステンプラグの外壁面と前記ビアホールの内壁面との間には、前記タングステンプラグの外壁面に接する内壁面と、前記ビアホールの内壁面に接する外壁面とにより画成された導電性窒化物膜が形成されていることを特徴とする多層配線構造。

【請求項2】 前記導電性窒化膜は、TaN膜を含むことを特徴とする請求項1記載の多層配線構造。

【請求項3】 前記導電性窒化膜は、第1の窒化物膜と、前記第1の窒化物膜の内側に積層された第2の窒化物膜とよりなることを特徴とする請求項1または2記載の多層配線構造。

【請求項4】 銅配線パターンを含む第1の配線層上に層間絶縁膜を形成する工程と、

前記層間絶縁膜中に、前記銅配線パターンを露出するようにビアホールを形成する工程と、

前記被処理基板を反応性スパッタ装置中に導入し、前記反応性スパッタ装置中において前記層間絶縁膜上に、前記ビアホール内壁面を覆うように窒化物膜を反応性スパッタリングにより形成する工程と、

前記窒化物膜の形成工程の後、前記ビアホールを充填するように前記層間絶縁 膜上にタングステンプラグを形成する工程と、 前記タングステンプラグ形成工程の後、前記層間絶縁膜上に第2の配線層を形成する工程とよりなる多層配線構造の形成方法であって、

前記窒化物膜を形成する工程の後、前記タングステンプラグを形成する工程より前に、前記被処理基板を前記反応性スパッタ装置中に設けられたスパッタターゲットから隔離する工程を含み、

前記窒化物膜を形成する工程の後、前記被処理基板を前記スパッタターゲットから隔離した状態で、前記反応性スパッタ装置中において前記スパッタターゲット表面をクリーニングすることを特徴とする多層配線構造の形成方法。

【請求項5】 前記クリーニング工程は、前記スパッタターゲット表面の窒化膜が除去され前記スパッタターゲットを構成する金属の表面が露出するように実行されることを特徴とする請求項4記載の多層配線構造の形成方法。

【請求項6】 前記被処理基板を隔離する工程は、前記被処理基板を前記反応性スパッタ装置から外部に取り出す工程よりなることを特徴とする請求項4または5記載の多層配線構造の形成方法。

【請求項7】 前記タングステンプラグを形成する工程は、タングステンのフッ化物気相原料を使ったCVD法により、前記ビアホールを、前記窒化物膜を介してタングステン膜で充填する工程を含み、前記ビアホールを前記タングステン膜で充填する工程は、水素ガスを前記被処理基板表面に供給しながら実行されることを特徴とする請求項4~6のうち、いずれか一項記載の多層配線構造の形成方法。

【請求項8】 前記タングステンプラグを形成する工程は、前記ビアホールの表面に、タングステンのフッ化物気相原料と、前記フッ化物気相原料を分解する反応性ガスとを交互に、間にパージ工程を挟みながら供給し、前記ビアホールの内壁面を覆う窒化物膜上にタングステンのパッシベーション膜を形成する工程と、前記パッシベーション膜上にタングステン膜をCVD法により堆積する工程とよりなり、少なくとも前記パッシベーション膜を形成する工程は、水素ガスを前記被処理基板表面に供給しながら実行されることを特徴とする請求項4~7のうち、いずれか一項記載の多層配線構造の形成方法。

【請求項9】 基板と、前記基板上に形成された多層配線構造とを含む半導

体装置であって、前記多層配線構造は、

銅配線パターンを含む第1の配線層と、

前記第1の配線層上に形成された層間絶縁膜と、

前記層間絶縁膜上に形成された第2の配線層と、

前記層間絶縁膜中に前記銅配線パターンを露出するように形成されたビアホールと、

前記ビアホール中に形成され、前記第1の配線層と前記第2の配線層とを電気 的に接続するタングステンプラグとよりなる多層配線構造であって、

前記ビアホールは、深さ/径比が1.25以上の値を有し、

前記タングステンプラグの外壁面と前記ビアホールの内壁面との間には、前記タングステンプラグの外壁面に接する内壁面と、前記ビアホールの内壁面に接する外壁面とにより画成された導電性窒化物膜が形成されていることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体装置およびその製造方法に関する。

[0002]

【従来の技術】

従来、半導体装置を微細化することにより、スケーリング則に沿った半導体装置の動作速度の高速化が図られている。一方最近の半導体集積回路装置では、基板上に形成された莫大な数の半導体装置を相互接続するために多層配線構造が使用されるが、かかる多層配線構造では、配線の総延長が増大し、深刻な配線遅延の問題が生じる。

[0003]

そこで前記多層配線構造中における配線遅延の問題を解決すべく、多層配線構造中で層間絶縁膜を構成する絶縁膜に、従来使われているSiO2系の絶縁膜の 代わりに比誘電率の小さい無機絶縁膜あるいは有機絶縁膜を使い、また配線パタ ーンに、従来使われているアルミニウムの代わりにより低抵抗で原子量の大きい 銅を使うことが研究されている。配線パターンに銅を使う場合、従来使われてい たドライエッチング工程によるパターニングが困難であるため、銅配線パターン はダマシン法により形成される。

[0004]

しかしながら、ダマシン法による銅配線パターンの形成は工程数が多く、またストレスマイグレーションやエレクトロマイグレーションなど、様々な課題も残っている。

[0005]

このような事情から、銅配線を使う超微細化半導体集積回路装置においても、配線遅延の問題が厳しい下層部にはダマシン法により形成された銅配線パターンを使い、配線遅延の問題がそれ程厳しくない上層部の配線には、従来通りのアルミニウム多層配線構造を使うことがある。銅配線パターンを有する多層配線構造を形成する場合には、下層の銅配線パターンと上層のアルミニウム配線パターンとを導電性プラグにより接続する必要がある。従来、このような導電性プラグとしては微細なビアホールをCVD法により、優れたステップカバレッジで充填できるタングステンが一般に使われている。

[0006]

図1は、このような下層の銅配線を上層のアルミニウム配線と、層間絶縁膜中 に形成されたタングステンプラグを介して接続する従来の接続構造10を示す。

[0007]

図1を参照するに、従来の接続構造10では層間絶縁膜11中にバリアメタル膜11Aにより側壁面および底面が覆われた配線溝11Gが形成されており、前記配線溝11Gはダマシン法あるいはデュアルダマシン法により形成された銅配線パターン11Cuにより充填されている。ダマシン法に伴うCMPプロセスの結果、前記層間絶縁膜11と銅配線パターン11Cuとは同一の、一致する上主面を有し、かかる上主面上にはSiNなどよりなるバリア膜12Nを介して次の層間絶縁膜12が形成されている。

[0008]

前記層間絶縁膜12中には前記バリア膜12Nを貫通して前記銅配線パターン 11Cを露出するビアホール12Vが形成されており、前記ビアホール12Vの 側壁面および底面は、TaN膜12aおよびTa膜12bを順次積層した構成の バリアメタル膜12Aと、TiNよりなるバリアメタル膜12Bとにより順次覆 われており、このようにバリアメタル膜12A,12Bにより覆われたビアホー ル12V中には前記ビアホール12V中の空間を充填するようにタングステンプ ラグ12Wが、CVD法およびこれに引き続くCMP工程により形成されている

[0009]

さらにこのようにしてタングステンプラグ12Wを形成された層間絶縁膜12 上にはTiよりなる密着膜13AおよびTiNよりなるバリアメタル膜13Bを 介して、アルミニウムあるいはアルミニウム銅などのアルミニウム合金よりなる アルミニウム配線パターン13が形成されている。

[0010]

図示の例では、アルミニウム配線パターン13の表面には、通常どおり、Ti Nよりなる別のバリアメタル膜13Cがさらに形成されている。

$[0\ 0\ 1\ 1]$

また従来、このようなタングステンプラグにより、上下の銅配線パターンを接続することも提案されている。

$[0\ 0\ 1\ 2]$

図2(A)~図4(E)は、図1の接続構造を形成する工程を示す。

[0013]

図2(A)を参照するに、図示を省略したダマシン法により銅配線パターン11 Cuを埋め込まれた層間絶縁膜11上には前記SiN膜12NがプラズマCV D法により堆積され、次に図2(B)の工程において前記SiN膜12N上に層間絶縁膜12がプラズマCVD法などにより形成される。図2(B)の工程では、さらに前記層間絶縁膜12中に、前記SiN膜12Nを貫通して前記銅配線パターン11Cuを露出するようにビアホール12Vが形成される。

[0014]

次に図3(C)の工程において図2(B)の露出された銅配線パターン11C uに対して高周波プラズマ中において15nm程度の深さでドライエッチングを行い、前記ビアホール12Vの上部においてビア径を多少広げた後、前記図2(B)の構造上に前記ビアホール12Vを含むように反応性スパッタリングにより、前記TaN膜12aとTa膜12bとが堆積され、前記バリアメタル膜12Aが形成される。さらに図3(C)の工程においては前記バリアメタル膜12A上に前記TiN膜12Bが、次のバリアメタル膜として、同じく反応性スパッタリングにより形成される。

[0015]

典型的な例では前記TaN膜12aおよびTa膜12bはそれぞれ20nmおよび30nmの膜厚に形成され、また前記TiN膜12Bは50nmの膜厚に形成される。このような構成では、前記バリアメタル膜12Aおよび12Bは、TaN/Ta/TiN積層構造を形成する。あるいはバリアメタル膜12A中においてTaN膜12aおよびTa膜12bを繰り返し積層し、TaN/Ta/Ta
N/Ta/TiN構造を形成する場合もある。この場合にはTaN膜を10nmの膜厚に、またTa膜を15nmの膜厚に形成することができる。

[0016]

さらに図3(D)の工程において図3(C)の構造上に、WF $_6$ を気相原料としたCVD法により、前記ビアホール $_1$ 2 Vを充填するようにタングステン膜 $_1$ 2 が堆積され、さらにCMP法により前記層間絶縁膜 $_1$ 2 上のタングステン膜 $_1$ 2 およびバリアメタル膜 $_1$ 2 B, $_1$ 2 Aを順次除去することにより、図4(E)の構造が得られる。

[0017]

このようにして得られた図4 (E) の構造上に通常の工程に従ってバリアメタル膜13A, 13Bおよびアルミニウム配線パターン13を形成することにより、図1の構造が得られる。

[0018]

【特許文献1】

特開平11-8753

[0019]

【特許文献2】

特開2001-93976

[0020]

【特許文献3】

特開平7-94610

[0021]

【特許文献4】

特開2001-93976

[0022]

【発明が解決しようとする課題】

ところが本発明の発明者は本発明の基礎となる研究において、図1のコンタクト構造を微細化しビアホール12Vのアスペクト比(深さ/径比)が1.25を超えるようになった場合、図5(A),(B)に示すようにビアホール12Vの側壁面を覆うTa膜12bに腐食12Xが生じ、また銅配線パターン11Cu中にも腐食11Xが生じやすいことを見出した。ただし図5(A)はビアプラグ断面の概略図を、また図5(B)は実際のビアプラグ断面のSEM写真を示す。図5(B)の写真は、アスペクト比が1・4のビアプラグについてのものである。

[0023]

ビアプラグの側壁面あるいは銅配線パターンのビアプラグとのコンタクト部にこのような腐食による欠陥が生じると、コンタクト抵抗が増大するのみならず、エレクトロマイグレーションあるいはストレスマイグレーションに対する耐性が劣化し、半導体装置の歩留まりおよび信頼性が大きく低下してしまう。

[0024]

そこで本発明は上記の課題を解決した、新規で有用な多層配線構造およびその 形成方法、さらにかかる多層配線構造を有する半導体装置を提供することを概括 的課題とする。

[0025]

本発明のより具体的な課題は、銅配線層と上層の配線層とを、銅配線層と前記上層の配線層との間に介在する層間絶縁膜中に形成された微細なコンタクトホールにより接続する多層配線構造において、前記微細なコンタクトホール中に形成されたタングステンプラグを囲むバリアメタル膜に生じる腐食の問題、および前記銅配線層に生じる腐食の問題を解決することにある。

[0026]

【課題を解決するための手段】

本発明は上記の課題を、銅配線パターンを含む第1の配線層と、前記第1の配線層上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された第2の配線層と、前記層間絶縁膜中に前記銅配線パターンを露出するように形成されたビアホールと、前記ビアホール中に形成され、前記第1の配線層と前記第2の配線層とを電気的に接続するタングステンプラグとよりなる多層配線構造であって、前記ビアホールは、深さ/径比が1.25以上の値を有し、前記タングステンプラグの外壁面と前記ビアホールの内壁面との間には、前記タングステンプラグの外壁面に接する内壁面と、前記ビアホールの内壁面に接する外壁面とにより画成された導電性窒化物膜が形成されていることを特徴とする多層配線構造、およびかかる多層配線構造を有する半導体装置により解決する。

[0027]

本発明はまた上記の課題を、銅配線パターンを含む第1の配線層上に層間絶縁膜を形成する工程と、前記層間絶縁膜中に、前記銅配線パターンを露出するようにビアホールを形成する工程と、前記被処理基板を反応性スパッタ装置中に導入し、前記反応性スパッタ装置中において前記層間絶縁膜上に、前記ビアホール内壁面を覆うように窒化物膜を反応性スパッタリングにより形成する工程と、前記窒化物膜の形成工程の後、前記ビアホールを充填するように前記層間絶縁膜上にタングステンプラグを形成する工程と、前記タングステンプラグ形成工程の後、前記層間絶縁膜上に第2の配線層を形成する工程とよりなる多層配線構造の形成方法であって、前記窒化物膜を形成する工程の後、前記タングステンプラグを形成する工程より前に、前記被処理基板を前記反応性スパッタ装置中に設けられたスパッタターゲットから隔離する工程を含み、前記窒化物膜を形成する工程の後

、前記被処理基板を前記スパッタターゲットから隔離した状態で、前記反応性スパッタ装置中において前記スパッタターゲット表面をクリーニングすることを特徴とする多層配線構造の形成方法により、解決する。

[作用]

本発明の発明者は、本発明の基礎となる研究において図5(A), (B)に示す欠陥11Xおよび12Xの発生機構について検討したところ、欠陥12Xは図3(D)の工程においてW層12を、WF6を気相原料としたCVD法により形成する際に、WF6ガスがTa膜12bと反応し、空洞を形成することにより生じることが解明された。またこのようなWF6ガスとTa膜12bとの反応は、半導体装置の微細化に伴いビアホール12Vのアスペクト比が増大することにより、ビアホール12V内における前記Ta膜12bを覆うTiN膜12Bのステップカバレッジが劣化し、特にビアホール12Vの底部近傍においてTa膜12bが露出することの結果、生じるものであることが解明された。

[0028]

さらに前記銅配線パターン11Cu中に生じる欠陥11Xも、このようなバリアメタル中に形成された空洞を介して WF_6 などのタングステンの気相原料が銅配線パターン11Cuと反応することにより生じることが解明された。

[0029]

従来のバリアメタル膜12AではTa膜12bは実際にはバリアメタル膜12 Aの性能には関係しておらず、TaN膜22aをTaターゲットを使った反応性スパッタにより形成する際に、TaN膜の堆積を継続した場合に生じる発塵の問題を回避するために、TaN膜の堆積後Taターゲットの表面をクリーニングする過程で生じるものである。

[0030]

そこで、本発明は上記の知見に基づき、特にアスペクト比が1.25以上の微細なビアホールにおいてバリアメタル膜を反応性スパッタにより形成する際に、窒化膜の堆積に引き続くスパッタターゲットのクリーニング工程の際に、被処理基板をターゲットから隔離することにより、バリアメタル層中におけるTa膜などの金属層あるいは金属部分の形成を抑制することを提案する。その結果、本発

明によれば微細なビアホールを覆うバリアメタル膜が導電性窒化膜のみにより形成され、ビアホールをタングステンのCVD工程により充填する場合に気相原料によるバリアメタル膜の腐食反応を確実に回避することが可能になる。なお、本発明では導電性窒化膜は必ずしも化学量論組成の窒化膜である必要はなく、タングステンの気相原料と反応しない程度の窒素を含んでいればよい。

[0031]

本発明によれば、タングステンプラグを覆うバリアメタル膜を全て窒化膜とす ることにより、ビアホールのアスペクト比が大きくなりビアホール内においてバ リアメタル膜を構成する導電性窒化物膜のステップカバレッジが劣化した場合で も、Taなどの金属膜が露出することがない。このため、WF6など反応性の大 きなフッ化物原料を使ってタングステン膜を堆積した場合にもバリアメタル膜が 腐食されることがなく、コンタクト構造における欠陥の発生を効果的に抑制でき る。反応性スパッタにより形成されるバリアメタル膜を、金属膜を含ないように 形成するために、本発明ではTaNなどの窒化物バリアメタル膜の反応性スパッ タによる堆積の後で発塵を抑制するために行われるスパッタターゲットのクリー ニングプロセスを、窒化物膜が形成された被処理基板が前記スパッタターゲット から隔離された状態で行うため、クリーニングプロセスの間に窒化物バリアメタ ル膜上に金属膜が堆積することがなく、後でこのように窒化物バリアメタル膜を 形成されたビアホールをWF6などのフッ化物気相原料を使ったCVD法により タングステン膜で充填しても、バリアメタル膜に腐食が生じることがない。特に 枚葉処理装置を使い、前記クリーニングプロセスの間に被処理基板を次の処理室 に送ることにより、クリーニングプロセスと平行して次のプロセスを実行するこ とが可能になり、多層配線構造形成の際のスループットを向上させることができ る。

[0032]

また本発明によれば、バリアメタル膜が形成されたビアホールを、WF6などフッ化物気相原料を使ったCVD法によりタングステン膜により充填する場合、堆積プロセスを、水素ガスを供給しながら行うことにより、あるいは堆積に先立って下地構造を水素を含むガスのプラズマにより処理することにより、フッ化物

気相原料と銅配線パターンとの間の反応が抑制され、銅配線パターンの腐食の問題を効果的に抑制することが可能になる。

[0033]

【発明の実施の形態】

図6は、本発明の第1実施例による多層配線構造を示す図である。

[0034]

図6を参照するに、層間絶縁膜21中には配線溝21Gが形成されており、前記配線溝21Gはバリアメタル膜21Aにより覆われ、さらにダマシン法により銅配線パターン21Cuを形成されている。なお前記層間絶縁膜21は図示を省略したシリコン基板上に形成されており、層間絶縁膜21上にはSiNバリア膜22Nを介して層間絶縁膜22が形成されている。前記層間絶縁膜22中には、前記バリア膜22Nを貫通して前記銅配線パターン21Cuを露出するビアホール22Vが、1.25以上のアスペクト比、例えば2.4のアスペクト比で形成されている。

[0035]

一例では前記層間絶縁膜は、プラズマCVD法により1100nmの厚さに形成された SiO_2 膜をCMP法により730nmの膜厚まで研磨することにより形成されており、前記ビアホール22Vはアスペクト比1.4に形成されている。また前記バリア膜22NはプラズマCVD法により70nmの膜厚に形成されており、銅配線パターン21Cuは450nmの厚さに形成されている。

[0036]

本実施例では前記ビアホール22Vの内壁面および底面は連続的に25nmの膜厚のTaNバリアメタル膜22aにより覆われており、さらに前記TaNバリアメタル膜22aは膜厚が75nmのTiN膜22Bにより覆われている。すなわち本実施例では、ビアホール22Vにおいてバリアメタル膜22A中に金属膜あるいは金属部分が含まれない。

$[0\ 0\ 3\ 7]$

また前記ビアホール22Vにおいて前記TiN膜22B内側の空間はタングステンプラグ22Wにより充填されており、さらにCMP法による研磨を行うこと

により、前記タングステンプラグ 2 2 Wは、前記層間絶縁膜 2 2 の表面に一致する表面を有する。

[0038]

このようにしてタングステンプラグ22Wが形成された層間絶縁膜22上には、Ti密着膜23AおよびTiNバリア膜23Bを介してアルミニウムあるいはアルミニウム合金よりなる配線層23が形成されている。また図示の例では前記アルミニウム配線層23上には別のTiNバリア膜23Cが形成されている。

[0039]

図7(A)~図8(D)は、図6の多層配線構造の形成工程を示す。

[0040]

図7(A)を参照するに、前記層間絶縁膜22中には前記ビアホール22Vが前記銅配線パターン21Cuを露出するように形成されており、前記露出された銅配線パターン21CuをRFプラズマ中において約25nmの深さまでドライエッチングした後、図7(A)の構造が図7(B)の工程において図9に示す反応性スパッタ装置100中に導入される。

 $[0\ 0\ 4\ 1]$

図9を参照するに、反応性スパッタ装置100は図示を省略した真空系により真空排気される処理室101と、前記処理室101中に設けられ被処理基板102を保持する基板保持台103とを含み、さらに前記処理室101中には前記被処理基板102に対面するように金属Taよりなるスパッタターゲット104が設けられている。

[0042]

そこで前記処理室101を真空排気した後Arなどの希ガスを導入し、直流電源105より前記ターゲット104に直流バイアスを、また交流電源106より前記被処理基板102に交流バイアスを印加することにより、前記処理室101中には前記ターゲット104と基板102との間にプラズマ107が形成され、プラズマ107によりターゲット104からスパッタされた粒子が前記基板102の表面に堆積する。

[0043]

このようなスパッタプロセスの際に前記処理室101に窒素ガスを導入することにより、前記被処理基板102の表面にはTaN膜が堆積する。ただし堆積されるTaN膜は一般には TaN_X で表される非化学量論組成を有することが多い

[0044]

一方、このように前記処理室101中に窒素ガスを導入した状態でスパッタを継続すると前記スパッタターゲット104の表面には厚いTaN膜が形成されてしまい、このようなTaN膜を形成されたスパッタターゲット104をスパッタした場合、発塵が生じてしまい、前記被処理基板表面に発塵に伴うダストパーティクルによる欠陥が生じてしまう。

[0045]

そこで従来は、上記反応性スパッタ装置中における発塵の問題を回避するために、図7(B)の工程において図9の反応性スパッタ装置100中において図10(A)に示すように、TaN膜を堆積した後、前記処理室101への窒素ガスの供給を遮断し、堆積されたTaN膜上にTa膜をさらに堆積することが行われていた。ただし図10(A)は、反応性スパッタ装置100で使われていた従来のスパッタレシピの例を示す。

[0046]

図10(A)を参照するに、前記処理室101中に被処理基板が導入された後、最初に前記処理室101中にArガスが20SCCMの流量で導入され、さらに直流バイアス電力および交流バイアス電力が、前記スパッタターゲット104 および前記被処理基板103に、それぞれ24kWおよび300Wのパワーで供給され、プラズマ107が形成される。

[0047]

図10(A)のレシピでは、前記プラズマ107の形成と同時に前記処理室101中には窒素ガスが例えば80SCCMの流量で導入され、前記被処理基板102の表面にTaN膜が堆積される。

[0048]

一方、先に述べた発塵の問題を回避するため、図10(A)のレシピでは所定



時間経過後、前記窒素ガスの供給は遮断され、その結果、前記TaN膜上にはTa膜が成膜される。先に図1で説明した従来の多層配線構造中において使われているTa膜12bは、このような理由で形成されているものである。

[0049]

これに対し本発明では先の図7(B)の工程において図10(B)のレシピを使い、図7(A)の構造上にTaN膜22Aを堆積した後、前記被処理基板102を前記処理室101から取り出し、この状態において前記Taターゲット104表面をAェプラズマ雰囲気中でスパッタすることにより、前記TaN膜22A上へのTa膜の堆積を抑制すると同時に、反応性スパッタ装置100中における発塵の問題を回避している。すなわち、本発明では前記TaN膜22Aの堆積後、被処理基板をスパッタ装置外に退避させ、前記Taターゲット104の表面をAェプラズマ雰囲気によりクリーニングしている。

[0050]

図10(B)は、本発明において図9の反応性スパッタ装置100で使われるスパッタレシピの例を示す。

[0051]

図10(B)を参照するに、本実施例では図7(A)の構造が図9の処理室101に前記被処理基板102として導入された後、最初に前記処理室101中にArガスと窒素ガスとをそれぞれ20SCCMおよび80SCCMの流量で導入し、次に前記ターゲット104および基板102に直流バイアスおよび交流バイアスを、それぞれ24kWおよび300Wのパワーで供給する。これにより、図7(A)の構造上には前記層間絶縁膜22の表面および前記ビアホール22Vの側壁面および底面を連続的に覆うように、厚さが約20nmのTaN膜がバリアメタル膜22Aとして形成される。

[0052]

本実施例では、図10(B)中に矢印で示したタイミングにおいて前記直流バイアスおよび交流バイアスが遮断され、同時にArガスおよび窒素ガスの前記処理室101への供給が遮断される。これにより、前記処理室101中においてプラズマ107は消滅し、前記被処理基板102は前記処理室101から外部に取

り出される。

[0053]

前記矢印のタイミングで被処理基板102が取り出された後、前記処理室10 1にはArガスのみが供給され、さらにスパッタターゲット104に直流バイアスを印加することによりターゲット104のクリーニングが実行される。このターゲットクリーニング工程では、基板保持台103への交流バイアスの供給は遮断される。

[0054]

図11は、図10(B)のターゲットクリーニング工程中における反応性スパッタ装置100の状態を示す。

[0055]

図11を参照するに、クリーニング工程においては前記基板保持台103とスパッタターゲット104との間に典型的にはステンレスよりなるシャッタ108が挿入され、ターゲット104からスパッタされた粒子が基板保持台103上に堆積するのが防止される。このようなシャッタ108としては、スパッタ装置において標準的に使われているものを使うことができる。

[0056]

再び図10(B)を参照するに、このようなクリーニング工程により前記Taターゲット104の表面に形成されていたTaN膜が除去されるが、クリーニング工程の最後の段階で短時間窒素ガスを導入することにより、ターゲット104の表面に薄いTaN膜を形成しておく。これにより、次のスパッタ工程において被処理基板表面にTaリッチな膜が堆積するのが抑制される。

[0057]

このようにして図7(B)に示すようにTaNバリアメタル膜22Aが形成された後、図8(B)の工程において図7(B)の構造上にTiをターゲットとした反応性スパッタによりTiNバリアメタル膜22Bが形成され、さらに図8(D)の工程において前記TiN膜22B上にタングステン膜22WがWF6をタングステンの気相原料として使うCVD法により、前記ビアホール22Vを充填するように堆積される。図8(B)のタングステン膜22Wの堆積工程の詳細に

ついては、次の実施例において説明する。

[0058]

さらに図8(D)の構造において前記層間絶縁膜22上に堆積しているタングステン膜22W, TiNバリアメタル膜22BおよびTaNバリアメタル膜22 AをCMP法により順次研磨・除去し、さらに密着膜23A, バリアメタル膜23B, 23Cおよびアルミニウム配線パターン23を形成することにより、先に図6で説明した多層配線構造が得られる。

[0059]

本実施例によれば、腐食性のWF6を気相原料として実行される図8(D)のタングステン膜22Wの堆積工程において、ビアホール22Vの側壁および底面がTaN膜22AおよびTiN膜22Bにより連続的に覆われているため、またバリアメタル膜22A中に金属膜が含まれないため、半導体装置の微細化の結果、ビアホール22Vのアスペクト比が増大し、前記TiN膜22Bの前記ビアホール22Vにおけるステップカバレッジが劣化しても、バリアメタル膜22Aに、先に図5(A)、(B)で説明したような欠陥が生じることがない。

[0060]

先にも説明したようにバリアメタル膜22Aを構成するTaN膜は必ずしも化学量論組成を有するとは限らないが、膜中にWF6との反応を抑制するに十分な窒素を含んでいれば、非化学量論組成を有するものであってもかまわない。

[第2実施例]

図12は、先の図8 (D) のW膜22Wの堆積工程で使われるプロセス圧シーケンスを、また図13 (A), (B) は、図12のシーケンスに対応した、図8 (D) の工程のより詳細なプロセスフローを示す。

$[0\ 0\ 6\ 1]$

本発明の発明者は本発明の基礎となる研究において、図8 (D) のタングステン膜22 Wの成膜工程を、水素ガスを供給しながら実行すると、タングステン膜 堆積時におけるバリアメタル膜22 Aあるいは銅配線パターン21 Cuの欠陥発生が抑制されることを見出した。

[0062]

図12を参照するに、本実施例では図8(C)の構造を最初に水素を含む雰囲気中において所定温度に加熱し(段階1)、次に前記水素ガスの供給を続けたまま、図8(C)のTiN下地層22B上に、図13(A)に示すようにタングステン核生成層(パッシベーション膜)23 W_1 を、ALD(atomic layer deposition)法により8nm程度の膜厚に形成する(段階2)。

[0063]

[0064]

このようにしてTi N膜22B上にgングステン核生成層23 W_1 を形成することにより、gングステン膜23Wを形成する際のインキュベーション時間が減少し、成膜工程のスループットが向上する。

[0065]

図14は、図12の段階2、すなわち図13 (A)の工程においてタングステン核生成層23W₁を形成する際のプロセスシーケンスを示す。

[0066]

図14を参照するに、本実施例ではプロセス圧を1 k P a (7.5 T o r r),基板温度を350 $\mathbb C$ に設定した状態でA r ガスおよび窒素ガスをキャリアガスとして、図示を省略したC V D装置中にそれぞれ2000 S C C M および900 S C C M の流量で連続的に供給するが、その際に本実施例ではさらに水素ガスがこれらのキャリアガスに加えて、1200 S C C M の流量で、やはり連続的に供給されている。

[0067]

図140プロセスシーケンスではこの状態でWF $_6$ ガスとS i H $_4$ ガスとが被処理基板表面に交互に供給される。WF $_6$ ガスを供給することにより、WF $_6$ 分子が T i N膜22 B表面に1分子層だけ化学吸着され、このようにして化学吸着した WF $_6$ 分子が S i H $_4$ ガスにより分解され、その結果、前記 T i N膜22 B上には

タングステン膜が1原子層ずつ積層される。例えばWF $_6$ ガスは各サイクルにおいて $_3$ 0SCCMの流量で $_5$ 秒間だけ供給され、また $_5$ iH $_4$ ガスは各サイクルにおいて $_1$ 8SCCMの流量で $_5$ 秒間だけ供給される。また各サイクルにおいてWF $_6$ ガスの供給と $_5$ iH $_4$ ガスの供給との間には図中に矢印で示すインターバルが設けられ、この間に被処理基板表面のプロセス空間に残留していた過剰な処理ガスが、連続的に供給されている $_8$ CCMの流量される。

[0068]

図15 (A), (B) は、本実施例によるALDプロセスにより、それぞれアスペクト比が1.38および1.55のビアホール内壁にタングステン核生成層 $23W_1$ を8 n m の膜厚で形成した場合の、ステップカバレッジの様子を示す。図15 (A), (B) のいずれにおいても、バリアメタル膜22AはTaN膜より構成されており、Ta膜は形成されていない。

[0069]

図15(A), (B)を参照するに、明るく見えるタングステン核生成層23W $_1$ はTiN膜に密着しており、隙間などの欠陥は生じていないことが確認される。

[0070]

これに対し図15(C),(D)は、先のタングステン核生成層23 W_1 のA L D法による形成の際に、水素ガスの供給を省略した場合、すなわち従来小さなアスペクト比を有するビアホールに対して適用されているA L D法を使って、このような微細なビアホール側壁面にタングステン核生成層23 W_1 を形成した場合の結果を示す。ただし図15(C)はビアホール22Vのアスペクト比が1.38(ビア径が0.65 μ m)の場合を、また図15(D)はビアホール22Vのアスペクト比が1.55(ビア径が0.58 μ m)の場合を示す。また図15(C),(D)のいずれの場合にも、バリアメタル膜22AはTa膜を含まないTaN膜により構成されている。

[0071]

図15(C), (D)を参照するに、いずれの場合にもビアホールの側壁面と

タングステン核生成層 $2.3\,\mathrm{W}_1$ との間には、矢印で示す隙間ないし欠陥が発生しているのがわかる。

[0072]

図15 (C), (D)に示す欠陥は、従来はビアホール22 Vのアスペクト比が1.25以上になると生じていたものであり、従って従来は、このような微細なビアホールをタングステンプラグにより、欠陥を生じることなく充填することが出来なかった。

[0073]

[0074]

このように本発明は微細なビアホールをタングステンプラグで充填する場合に一般的に必須とされる技術であるが、特にタングステンプラグ下層の配線パターンがWF6などのフッ化物原料に侵食されやすい銅配線パターンである場合に特に効果的である。

[0075]

図16(A)は、シリコンウェハ上に上記第1実施例および第2実施例の方法により多数のビアコンタクトを形成した場合のチェーン抵抗の分布を示すヒストグラムである。また図16(B)は従来の方法、すなわちバリアメタル膜をTaN膜とTa膜の積層構造とし、さらにタングステンプラグ形成時に水素ガスの供給を行わないプロセスで形成したビアコンタクトについてのチェーン抵抗の分布を示す。

[0076]

図16(A),(B)を参照するに、本発明によりビアプラグのチェーン抵抗が実質的に低減され、しかも従来は35%程度あった不良コンタクトがゼロになっているのがわかる。従来は、ウェハの外周部に沿って図16(B)に見られる非常に高いチェーン抵抗を有する欠陥ビアプラグが形成されるのが見られた。

[0077]

このように、本発明により、タングステンビアコンタクト形成時に100%の 歩留まりを実現することが可能になる。

[0078]

なお、本実施例においてはTaNバリアメタル膜22A上に、タングステン膜の成膜下地としてTiN膜22Bを形成しているが、本発明ではバリアメタル膜22Aがフッ化物と反応しない窒化膜より形成されるため、TiN膜22Bは省略することが可能である。この場合には、タングステン膜23Wあるいは23W1は、前記バリアメタル膜22A上に直接に形成される。また本実施例において、前記バリアメタル膜22を、全てTiN膜22Bにより形成することも可能である。

[0079]

本実施例においてはタングステン膜 $23W_1$ あるいは $23W_0$ 堆積時に水素ガスを被処理基板表面に供給しているが、その代わりにタングステン膜の堆積前に図8 (C) の構造の表面を水素を含むプラズマで処理することも可能である。

[0080]

図17は、図8(C)の構造に対してタングステン核生成層23 W_1 の形成前に施されるプラズマ処理の例を示す。

[0081]

図17を参照するに、この実施例では図8(C)の構造をプラズマCVD装置の処理容器中に導入し、基板温度を350 \mathbb{C} に設定し、処理ガスとして NH_3 を 225 S C C M の流量で導入し、処理容器内の圧力を約530 P a (4 T o r r) に設定して340 W の高周波パワーでプラズマを励起し、前記 T i N 膜 22 B の表面を NH_3 プラズマで30 秒間程度処理する。

[0082]

このような表面処理を行っても、先に説明したビアホールとタングステンプラグとの間における欠陥の発生を抑制することができる。

[第3実施例]

図18は、クラスタ型基板処理装置200を使った本発明の第3実施例による 多層配線構造の形成方法を示す。

[0083]

図18を参照するに、クラスタ型基板処理装置200においては真空基板搬送室201にロードロック室200A、先に図9で説明したTaターゲット104を備えTaNの堆積を行う反応性スパッタ装置100を有するスパッタ室200B、TiN膜の堆積を行う反応性スパッタ装置を有するスパッタ室200C、およびタングステン膜23W1あるいは23Wの堆積を行うCVD室200Dが結合されている。

[0084]

そこでロードロック室200Aには図7(A)の状態の被処理基板が導入され、先に図10(B)で説明したレシピにより、TaN膜22Aが堆積される。

[0085]

図10(B)のレシピでは、前記TaN膜22Aの堆積後、Taターゲット104のクリーニングが行われるが、本実施例では被処理基板はTaN膜22Aの堆積後、前記処理室200Bから直ちに処理室200Cに送られ、TiN膜22Bの堆積が行われる。従って、TiN膜22Bの堆積は、前記Taターゲット104のクリーニングと同時に実行される。

[0086]

さらに処理室200CにおけるTiN膜22Bの堆積の終わった図8(C)の 状態の被処理基板はCVD室200Dに送られ、タングステン核生成層23W1 あるいはタングステン膜23Wの堆積が行われる。勿論、図18のクラスタ型処 理装置200において、ALDプロセスにより行われるタングステン核生成層2 3W1の形成と通常のCVD法で行われるタングステン膜23Wの形成とを別の 処理室において行うことも可能である。

[0087]

図18のクラスタ型基板処理装置200を使うことにより、処理室200BにおけるTaターゲット104のクリーニングの際に被処理基板が次の処理室200Cに送られているため被処理基板がクリーニング工程において汚染されることがなく、またプロセススループットを向上させることができる。

[第4実施例]

次に、本発明の多層配線構造をデュアルダマシン法で形成された銅配線パターンを有する多層配線構造上に設けた、本発明の第4実施例による半導体装置の製造工程を、図19(A)~図27(L)を参照しながら説明する。

[0088]

図19(A)を参照するに、シリコン基板(図示せず)上の絶縁膜301上にはSiN膜302を介して SiO_2 などよりなる層間絶縁膜303が形成されており、前記層間絶縁膜303上には、所望の配線パターンに対応したレジストパターンR1が形成されている。

[0089]

次に図19(B)の工程において前記層間絶縁膜303が前記レジストパターンR1をマスクにパターニングされ、前記層間絶縁膜303中には所望の配線パターニングに対応した配線溝が形成される。さらにこのようにパターニングされた層間絶縁膜303をTaバリアメタル膜304で覆った後、銅層305が前記配線溝を充填するように電解めっきなどにより形成される。

[0090]

さらに図20(C)の工程において前記銅層305およびその下のバリアメタル膜304が、前記層間絶縁膜303の表面が露出するまでCMP法により研磨・除去され、さらにこのようにして形成された構造上にSiNバリア膜305を介してSiO2などよりなる次の層間絶縁膜306が形成される。

[0091]

図20 (C) の工程ではさらに前記層間絶縁膜306上にSiNバリア膜307を介して SiO_2 などよりなる次の層間絶縁膜308が形成されており、さら

に前記層間絶縁膜308上には所望のコンタクトホールに対応したレジストパターンR2が形成されている。

[0092]

次に図20(D)の工程において前記レジストパターンR2をマスクに前記層間絶縁膜308,バリア膜307および層間絶縁膜306を順次パターニングしてコンタクトホール308Cを前記SiNバリア膜305が低部において露出するように形成した後、非感光性樹脂膜を塗布することにより、前記コンタクトホール308Cを前記樹脂膜により充填する。さらに前記層間絶縁膜308上の樹脂膜を溶解除去することにより、前記コンタクトホール308C中に樹脂保護部308Rを残す。

[0093]

さらに図20(D)の工程では、前記層間絶縁膜308上に、前記層間絶縁膜308中に形成したい配線溝に対応したレジストパターンR3を形成する。

[0094]

次に図21(E)の工程において前記樹脂保護部308Rによりコンタクトホール308Cの内壁面を保護した状態で前記レジストパターンR3をマスクに前記層間絶縁膜308を前記SiNバリア膜307が露出するまでパターニングし、前記層間絶縁膜308中に所望の配線溝308Gを形成する。

[0095]

さらに図21(E)の工程では前記層間絶縁膜308のパターニングの後、前記樹脂保護部308Rをアッシングプロセスにより除去する。

[0096]

さらに図21 (F)の工程で、前記層間絶縁膜308を自己整合マスクに前記SiNバリア膜307および305を、それぞれ前記配線溝308Gおよびコンタクトホール308Cの底部から除去し、さらにこのようにして得られた構造の表面をTaバリアメタル膜309で覆った後、前記コンタクトホール308Cおよび配線溝308Gを充填するように銅層310を電解めっきなどにより形成する。

[0097]

次に図22(G)の工程において図21(G)の銅層310およびその下のTaバリアメタル膜309を、前記層間絶縁膜308の表面が露出するまでCMP法により除去し、さらにこのようにして得られた構造上にSiNバリア膜311とSiO2などよりなる層間絶縁膜312を形成する。

[0098]

さらに図22(G)の工程では前記層間絶縁膜312上に、前記層間絶縁膜3 12中に形成したいビアホールに対応したレジストパターンR4が形成されている。

[0099]

さらに図23 (H)の工程において前記層間絶縁膜312およびその下のSiNバリア膜311が前記レジストパターンR4をマスクにパターニングされ、前記層間絶縁膜312中に所望のビアホール312Vが形成される。

[0100]

本実施例では、このようにしてビアホール312 Vを形成された図23 (H) の構造が先に図9で説明した反応性スパッタ装置100の処理室101中に導入され、先の実施例で説明したように金属Ta膜を含まないTaN膜よりなるバリアメタル層313が、前記層間絶縁膜312上に前記ビアホール312 Vの側壁面および底面を連続して覆うように形成される。

[0101]

さらに図24(I)の工程では前記TaNバリアメタル膜313上にTiNバリアメタル膜314がやはり反応性スパッタにより形成され、さらに図25(J)の工程において前記図24(I)の構造上にタングステン膜315をCVD法により、前記タングステン膜315が前記ビアホール312Vを充填するように形成する。図25(J)の工程において前記タングステン膜315を堆積する際には、最初に先に説明したALD法により、薄いタングステン核生成層315aを形成し、その後で通常のCVD法によりタングステン膜315を堆積するのが好ましい。

[0102]

さらに図26(K)の工程において前記タングステン膜315およびその下の

TiN膜314、TaN313を前記層間絶縁膜312の表面が露出するまでCMP法により研磨・除去し、前記ビアホール312V中にタングステンビアプラグ315Wを形成する。

[0103]

さらに図26(K)の工程では前記層間絶縁膜312上にTiNバリアメタル膜316aを介してアルミニウムあるいはアルミニウムー銅合金よりなる導体膜316bを形成し、さらに前記導体膜316b上に別のTiNバリアメタル膜316cを形成する。前記導体膜316bは、前記TiNバリアメタル膜316aおよび316cとともに、配線層316を形成する。

[0104]

図26(K)の状態では、さらに形成したい配線パターンに対応したレジストパターンR5が前記配線層316上に形成されており、図37(L)の工程において前記配線層316が前記レジストパターンR5をマスクにドライエッチング等によりパターニングされ、配線パターン316A,316Bが、前記タングステンプラグ315W上に形成される。

$[0\ 1\ 0\ 5]$

さらに図2.6 (K) の工程では、前記層間絶縁膜3.1.2上に前記配線パターン3.1.6 A, 3.1.6 Bを覆うようにS i O_2 などの層間絶縁膜3.1.7が堆積され、前記層間絶縁膜3.1.7の表面にはS i Nなどのパッシベーション膜3.1.8が形成されている。

[0106]

本実施例においても図24(I)の工程において前記TaNバリアメタル膜3 13を形成する際、ターゲットクリーニングの間に被処理基板を次工程に送るな どして反応性スパッタ装置100の外に退避させることにより、TaNバリアメ タル膜313の表面にTa金属膜が形成されるのが抑制され、バリアメタル膜3 13中における欠陥の発生が抑制される。

[0107]

また図25 (J)のタングステン膜315を堆積する工程、特にTiNバリアメタル膜314表面へのALDプロセスを使った核生成層315aの堆積工程に

おいて被処理基板の表面に水素ガスを供給することにより、前記タングステンプラグ315Wとコンタクトする銅配線パターンの腐食を抑制することができる。

[第5実施例]

図28は、このようにして形成された多層配線構造を有する本発明の第5実施 例による半導体装置の構成を示す図である。

[0108]

図28を参照するに、シリコン基板401上にはSTI構造402により素子領域401Aが画成されており、前記素子領域401A中には前記シリコン基板401上にゲート電極403がゲート絶縁膜403Aを介して形成されている。

[0109]

前記ゲート電極403の両側壁面上には側壁絶縁膜が形成されており、さらに前記シリコン基板401中には前記ゲート電極403の両側にLDD領域401a,401bが形成されている。また前記シリコン基板401中には前記側壁絶縁膜の外側にソース領域あるいはドレイン領域を形成する拡散領域401c、401dが形成されている。また前記シリコン基板401の表面は、前記ゲート電極403およびその側壁絶縁膜の形成部分を除き、SiN膜404により一様に覆われている。

$[0\ 1\ 1\ 0\]$

さらに前記SiN膜404上には前記ゲート電極403および側壁絶縁膜を覆うようにSiO2などよりなる層間絶縁膜405が形成されており、前記層間絶縁膜405中には前記拡散領域401c,401dを露出するコンタクトホール405A,405Bが形成されている。

[0111]

前記コンタクトホール405A, 405Bの側壁面および底面はTaN膜およびTiN膜を積層したバリアメタル膜406により覆われ、さらに前記コンタクトホール405A, 405Bは前記バリアメタル膜を介してタングステンプラグ407により充填されている。

[0112]

さらに前記層間絶縁膜405上には先の実施例で説明したようなダマシン法あるいはデュアルダマシン法により、層間絶縁膜中に銅配線パターンが埋め込まれた銅配線構造408,409,410が順次形成されており、前記銅配線構造410上には層間絶縁膜411中にTaN膜とTiN膜とを積層した導電性窒化物膜よりなるバリアメタル膜412で側壁面および底面が連続的に覆われたビアホール中に、タングステンよりなる導電性プラグ413が形成されている。

[0113]

さらに前記層間絶縁膜411上にはアルミニウムあるいはアルミニウム合金よりなる導体膜をTiNバリアメタル膜で狭持した構成の配線パターン414A、414Bが形成されており、さらに前記層間絶縁膜411上には前記配線パターン414A、414Bを覆うように層間絶縁膜415が形成されている。

[0114]

さらに前記層間絶縁膜415の表面は、SiNなどよりなるパッシベーション膜416により覆われている。

[0115]

本実施例においては、前記バリアメタル膜406あるいは412を金属膜あるいは金属部分を実質的に含まない窒化物膜とすることにより、ビアホールをタングステン膜で充填する際にバリアメタル膜に生じやすい欠陥の発生を効果的に抑制することができる。

[0116]

また本実施例においても、前記タングステンプラグ407あるいは413を形成する際に、少なくとも核生成層部分をALD法などにより形成する際に水素ガスを同時に供給することにより、タングステンプラグ下の銅配線パターンあるいはバリアメタル膜の腐食を抑制することが可能になる。

[0117]

なお、以上の説明では特にTaを構成元素として含むバリアメタル膜を例に説明したが、本発明はTaに限定されるものではなく、他の金属元素、例えばTiを構成元素として含むバリアメタル膜を使ってタングステンプラグを形成する場合にも適用可能である。すなわちこのような場合でも、バリアメタル膜はビアホ

ールのアスペクト比が大きくなると、窒化膜のみにより形成するのが好ましい。 また以上では本発明をタングステンプラグの下層に設けられる導体パターンが銅 配線パターンである場合について説明したが、Alなど、他の配線パターンであ る場合においても有効である。

[0118]

以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

[0119]

(付記1) 銅配線パターンを含む第1の配線層と、

前記第1の配線層上に形成された層間絶縁膜と、

前記層間絶縁膜上に形成された第2の配線層と、

前記層間絶縁膜中に前記銅配線パターンを露出するように形成されたビアホールと、

前記ビアホール中に形成され、前記第1の配線層と前記第2の配線層とを電気 的に接続するタングステンプラグとよりなる多層配線構造であって、

前記ビアホールは、深さ/径比が1.25以上の値を有し、

前記タングステンプラグの外壁面と前記ビアホールの内壁面との間には、前記タングステンプラグの外壁面に接する内壁面と、前記ビアホールの内壁面に接する外壁面とにより画成された導電性窒化物膜が形成されていることを特徴とする多層配線構造。

[0120]

(付記2) 前記導電性窒化膜は、TaN膜を含むことを特徴とする付記1記載の多層配線構造。

$[0 \ 1 \ 2 \ 1]$

(付記3) 前記導電性窒化膜は、第1の窒化物膜と、前記第1の窒化物膜の内側に積層された第2の窒化物膜とよりなることを特徴とする付記1または2記載の多層配線構造。

[0122]

(付記4) 前記第1の窒化物膜はTaN膜よりなり、前記第2の窒化物膜はTiN膜よりなることを特徴とする付記3記載の多層配線構造。

[0123]

(付記5) 前記窒化物膜は、前記タングステンプラグを形成する際に使われるタングステンのフッ化物気相原料に対して腐食耐性を示すような組成を有することを特徴とする付記1~4のうち、いずれか一項記載の多層配線構造。

[0124]

(付記6) 前記第2の配線層はアルミニウム配線パターンを含むことを特徴とする付記1~5のうち、いずれか一項記載の多層配線構造。

[0125]

(付記7) 銅配線パターンを含む第1の配線層上に層間絶縁膜を形成する工程と、

前記層間絶縁膜中に、前記銅配線パターンを露出するようにビアホールを形成する工程と、

前記被処理基板を反応性スパッタ装置中に導入し、前記反応性スパッタ装置中において前記層間絶縁膜上に、前記ビアホール内壁面を覆うように窒化物膜を反応性スパッタリングにより形成する工程と、

前記窒化物膜の形成工程の後、前記ビアホールを充填するように前記層間絶縁 膜上にタングステンプラグを形成する工程と、

前記タングステンプラグ形成工程の後、前記層間絶縁膜上に第2の配線層を形成する工程とよりなる多層配線構造の形成方法であって、

前記窒化物膜を形成する工程の後、前記タングステンプラグを形成する工程より前に、前記被処理基板を前記反応性スパッタ装置中に設けられたスパッタターゲットから隔離する工程を含み、

前記窒化物膜を形成する工程の後、前記被処理基板を前記スパッタターゲットから隔離した状態で、前記反応性スパッタ装置中において前記スパッタターゲット表面をクリーニングすることを特徴とする多層配線構造の形成方法。

[0126]

(付記8) 前記クリーニング工程は、前記スパッタターゲット表面の窒化膜

が除去され前記スパッタターゲットを構成する金属の表面が露出するように実行 されることを特徴とする付記7記載の多層配線構造の形成方法。

[0127]

(付記9) 前記クリーニング工程は、前記スパッタターゲット表面に前記金 属表面が露出した後、窒化膜の反応性スパッタを行うことで終了されることを特 徴とする付記8記載の多層配線構造の形成方法。

[0128]

(付記10) 前記被処理基板を隔離する工程は、前記被処理基板を前記反応性スパッタ装置から外部に取り出す工程よりなることを特徴とする付記7または8記載の多層配線構造の形成方法。

[0129]

(付記11) 前記スパッタ装置は、前記スパッタ装置に結合された真空搬送室および前記真空搬送室に結合された別の処理室と共に枚葉式処理装置を構成し、前記被処理基板を前記スパッタ装置から外部に取り出す工程は、前記被処理基板を前記真空搬送室を介して前記別の処理室に移動させる工程を含むことを特徴とする付記10記載の多層配線構造の形成方法。

[0130]

(付記12) 前記別の処理室は、タングステン膜成膜を行うCVD装置を含むことを特徴とする付記11記載の多層配線構造の形成方法。

[0 1 3 1]

(付記13) 前記被処理基板を隔離する工程は、前記反応性スパッタ装置内において前記被処理基板と前記スパッタターゲットとの間にシャッタを導入する工程を含むことを特徴とする付記7~9のうち、いずれか一項記載の多層配線構造の形成方法。

[0132]

(付記14) 前記窒化物膜を形成する工程は、前記被処理基板を前記反応性スパッタ装置内に導入した後、プラズマを発生させるに先立って、前記被処理基板表面に窒素ガスを導入する工程を含むことを特徴とする付記7~13のうち、いずれか一項記載の多層配線構造の形成方法。

[0133]

(付記15) 前記タングステンプラグを形成する工程は、タングステンのフッ化物気相原料を使ったCVD法により、前記ビアホールを、前記窒化物膜を介してタングステン膜で充填する工程を含み、前記ビアホールを前記タングステン膜で充填する工程は、水素ガスを前記被処理基板表面に供給しながら実行されることを特徴とする付記7~14のうち、いずれか一項記載の多層配線構造の形成方法。

[0134]

(付記16) 前記タングステンプラグを形成する工程は、前記ビアホールの表面に、タングステンのフッ化物気相原料と、前記フッ化物気相原料を分解する反応性ガスとを交互に、間にパージ工程を挟みながら供給し、前記ビアホールの内壁面を覆う窒化物膜上にタングステンのパッシベーション膜を形成する工程と、前記パッシベーション膜上にタングステン膜をCVD法により堆積する工程とよりなり、少なくとも前記パッシベーション膜を形成する工程は、水素ガスを前記被処理基板表面に供給しながら実行されることを特徴とする付記7~14のうち、いずれか一項記載の多層配線構造の形成方法。

[0135]

(付記17) 前記タングステンプラグを形成する工程は、タングステン膜の 堆積に先立って前記ビアホールの表面を、水素を含むガスのプラズマにより処理 する工程を含むことを特徴とする付記7~16のうち、いずれか一項記載の多層 配線構造の形成方法。

$[0\ 1\ 3\ 6\]$

(付記18) 基板と、前記基板上に形成された多層配線構造とを含む半導体 装置であって、前記多層配線構造は、

銅配線パターンを含む第1の配線層と、

前記第1の配線層上に形成された層間絶縁膜と、

前記層間絶縁膜上に形成された第2の配線層と、

前記層間絶縁膜中に前記銅配線パターンを露出するように形成されたビアホールと、

前記ビアホール中に形成され、前記第1の配線層と前記第2の配線層とを電気 的に接続するタングステンプラグとよりなる多層配線構造であって、

前記ビアホールは、深さ/径比が1.25以上の値を有し、

前記タングステンプラグの外壁面と前記ビアホールの内壁面との間には、前記タングステンプラグの外壁面に接する内壁面と、前記ビアホールの内壁面に接する外壁面とにより画成された導電性窒化物膜が形成されていることを特徴とする半導体装置。

[0137]

【発明の効果】

本発明によれば、タングステンプラグを覆うバリアメタル膜を全て窒化膜とす ることにより、ビアホールのアスペクト比が大きくなりビアホール内においてバ リアメタル膜を構成する導電性窒化物膜のステップカバレッジが劣化した場合で も、Taなどの金属膜が露出することがない。このため、WF6など反応性の大 きなフッ化物原料を使ってタングステン膜を堆積した場合にもバリアメタル膜が 腐食されることがなく、コンタクト構造における欠陥の発生を効果的に抑制でき る。反応性スパッタにより形成されるバリアメタル膜を、金属膜を含ないように 形成するために、本発明ではTaNなどの窒化物バリアメタル膜の反応性スパッ タによる堆積の後で発塵を抑制するために行われるスパッタターゲットのクリー ニングプロセスを、窒化物膜が形成された被処理基板が前記スパッタターゲット から隔離された状態で行うため、クリーニングプロセスの間に窒化物バリアメタ ル膜上に金属膜が堆積することがなく、後でこのように窒化物バリアメタル膜を 形成されたビアホールをWF6などのフッ化物気相原料を使ったCVD法により タングステン膜で充填しても、バリアメタル膜に腐食が生じることがない。特に 枚葉処理装置を使い、前記クリーニングプロセスの間に被処理基板を次の処理室 に送ることにより、クリーニングプロセスと平行して次のプロセスを実行するこ とが可能になり、多層配線構造形成の際のスループットを向上させることができ る。

[0138]

また本発明によれば、バリアメタル膜が形成されたビアホールを、WF6など

フッ化物気相原料を使ったCVD法によりタングステン膜により充填する場合、 堆積プロセスを、水素ガスを供給しながら行うことにより、あるいは堆積に先立 って下地構造を水素を含むガスのプラズマにより処理することにより、フッ化物 気相原料と銅配線パターンとの間の反応が抑制され、銅配線パターンの腐食の問 題を効果的に抑制することが可能になる。

【図面の簡単な説明】

【図1】

タングステンプラグにTaNTa/TiN積層構造を有するバリアメタル膜を使った従来の多層配線構造の構成を示す図である。

【図2】

(A), (B)は、図1の多層配線構造の形成工程を示す図(その1)である

【図3】

(C), (D)は、図1の多層配線構造の形成工程を示す図(その2)である

図4

(E) は、図1の多層配線構造の形成工程を示す図(その5)である。

【図5】

(A), (B)は、従来の問題点を示す図である。

図6】

本発明の第1実施例による多層配線構造の構成を示す図である。

【図7】

(A), (B)は、図6の多層配線構造の形成工程を示す図(その1)である

【図8】

(C), (D)は、図6の多層配線構造の形成工程を示す図(その2)である

【図9】

本発明で使われる反応性スパッタ装置の概略的構成を示す図である。

【図10】

(A), (B)は、図9の反応性スパッタ装置において使われている従来のスパッタレシピの例、および本発明第1実施例によるスパッタレシピの例をそれぞれ示す図である。

図111

本発明のスパッタレシピに対応するスパッタ工程を示す図である。

【図12】

本発明の第2実施例によるタングステン膜の成膜工程の概要を示す図である。

【図13】

(A), (B)は、本発明の第2実施例によるタングステン膜の堆積工程を示す図である。

【図14】

図13(A)の工程で使われるALDプロセスレシピの例を示す図である。

【図15】

(A)~(D)は、ALDプロセスによるタングステン核生成層形成時のプロセス条件を様々に変化させた場合のビアホール表面のバリアメタル膜およびタングステン核生成層によるステップカバレッジの状態を示す図である。

【図16】

(A), (B)は、本発明の多層配線構造におけるチェーン抵抗の分布を、従来技術により形成した多層配線構造のチェーン抵抗の分布と比較して示す図である。

【図17】

本発明第2実施例の一変形例による、タングステン膜堆積に先立って実行される前処理プラズマ工程のレシピを示す図である。

【図18】

本発明の第3実施例において使われるクラスタ型基板処理装置の構成を示す図 である。

【図19】

(A), (B)は、本発明の第4実施例による半導体装置の製造工程を示す図

(その1) である。

【図20】

(C), (D)は、本発明の第4実施例による半導体装置の製造工程を示す図(その2)である。

【図21】

(E), (F)は、本発明の第4実施例による半導体装置の製造工程を示す図(その3)である。

【図22】

(G)は、本発明の第4実施例による半導体装置の製造工程を示す図(その4)である。

【図23】

(H)は、本発明の第4実施例による半導体装置の製造工程を示す図(その5)である。

[図24]

(I)は、本発明の第4実施例による半導体装置の製造工程を示す図(その6)である。

【図25】

(J)は、本発明の第4実施例による半導体装置の製造工程を示す図(その7)である。

【図26】

(K)は、本発明の第4実施例による半導体装置の製造工程を示す図(その8)である。

【図27】

(L)は、本発明の第4実施例による半導体装置の製造工程を示す図(その9)である。

【図28】

本発明の第5実施例による半導体装置の構成を示す図である。

【符号の説明】

11,21 層間絶縁膜

- 11A, 21A バリアメタル膜
- 11Cu, 21Cu 銅配線パターン
- 11G, 21G 配線溝
- 11X, 12X 欠陥
- 12,22 層間絶縁膜
- 12A, 12B, 22A バリアメタル膜
- 12N, 22N バリア膜
- 12V, 22V ビアホール
- 12W, 22W タングステン膜、タングステンプラグ
- 12a, 22a TaN膜
- 12b Ta膜
- 13 タングステン膜
- 13A, 23A 密着膜
- 13B, 23B バリアメタル膜
- 13,23 アルミニウム配線パターン
- 13C, 23C バリアメタル膜
- 22b TiN膜
- 2 3 W₁ タングステン核生成層
- 100 反応性スパッタ装置
- 101 処理室
- 102 被処理基板
- 103 基板保持台
- 104 ターゲット
- 105 直流バイアス電源
- 106 交流バイアス電源
- 107 プラズマ
- 108 シャッタ
- 200 クラスタ型処理装置
- 200A ロードロック室

- 200B TaN膜堆積室
- 200C TiN膜堆積室
- 200D タングステン膜CVD室
- 201 真空基板搬送室
- 301 絶縁膜
- 302, 305, 307 SiN膜
- 303, 306, 308, 312, 317, 405, 411, 415 層間絶縁

膜


- 304, 309 Taバリアメタル膜
- 305,310 銅層
- 3080 コンタクトホール
- 308G 配線溝
- 308R 樹脂保護部
- 3 1 2 V ビアホール
- 313 TaNバリアメタル膜
- 314 TiNバリアメタル膜
- 315 タングステン膜
- 315W タングステンプラグ
- 3 1 6 配線層
- 316A, 316B, 414A, 414B アルミニウム配線パターン
- 316a, 316c TiNバリアメタル膜
- 316b アルミニウム膜
- 318, 416 パッシベーション膜
- 401 シリコン基板
- 401A 素子領域
- 401a, 401b LDD構造
- 401c, 401d ソース・ドレイン拡散領域
- 402 素子分離構造
- 403 ゲート電極

- 403A ゲート絶縁膜
- 404 SiN膜
- 405 絶縁膜
- 405A, 405B コンタクトホール
- 406, 412 TaN/TiNバリアメタル膜
- 407,413 タングステンプラグ
- 408~410 銅配線層
- R1~R5 レジストパターン

【書類名】 図面


【図1】

タングステンプラグにTaN/Ta/TiN積層構造を有する バリアメタル膜を使った従来の多層配線構造の構成を示す図




【図2】

(A),(B)は図1の多層配線構造の形成工程を示す図(その1)




【図3】

(C),(D)は図1の多層配線構造の形成工程を示す図(その2)




【図4】

(E)は図1の多層配線構造の形成工程を示す図(その5)




【図5】

(A), (B)は従来の問題点を示す図




【図6】

本発明の第1実施例による多層配線構造の構成を示す図




【図7】

(A),(B)は図6の多層配線構造の形成工程を示す図(その1)




【図8】

(C),(D)は図6の多層配線構造の形成工程を示す図(その2)




【図9】

本発明で使われる反応性スパッタ装置の概略的構成を示す図




【図10】

(A),(B)は図9の反応性スパッタ装置において使われている 従来のスパッタレシピの例、および本発明第1実施例による スパッタレシピの例をそれぞれ示す図




【図11】

本発明のスパッタレシピに対応するスパッタ工程を示す図



【図12】

本発明の第2実施例によるタングステン膜の 成膜工程の概要を示す図



【図13】

(A),(B)は本発明の第2実施例による タングステン膜の堆積工程を示す図





図14]


図13(A)の工程で使われるALDプロセスレシピの例を示す図





【図15】


(A)~(D)はALDプロセスによるタングステン核生成層形成時 のプロセス条件を様々に変化させた場合のビアホール表面の バリアメタル膜およびタングステン核生成層による

ステップカバレッジの状態を示す図










9


【図16】

(A),(B)は本発明の多層配線構造におけるチェーン抵抗の 分布を、従来技術により形成した多層配線構造の チェーン抵抗の分布と比較して示す図




【図17】

本発明第2実施例の一変形例による、タングステン膜堆積に 先立って実行される前処理プラズマエ程のレシピを示す図で




【図18】

本発明の第3実施例において使われる クラスタ型基板処理装置の構成を示す図




【図19】

(A), (B)は、本発明の第4実施例による 半導体装置の製造工程を示す図(その1)



【図20】

(C),(D)は本発明の第4実施例による 半導体装置の製造工程を示す図(その2)



【図21】

(E),(F)は本発明の第4実施例による 半導体装置の製造工程を示す図(その3)





図22】


(G)は本発明の第4実施例による 半導体装置の製造工程を示す図(その4)



9


【図23】

(H)は本発明の第4実施例による 半導体装置の製造工程を示す図(その5)




【図24】

(I)は本発明の第4実施例による 半導体装置の製造工程を示す図(その6)



【図25】


(J)は本発明の第4実施例による 半導体装置の製造工程を示す図(その7)



3


【図26】

(K)は本発明の第4実施例による 半導体装置の製造工程を示す図(その8)




【図27】

(L)は本発明の第4実施例による 半導体装置の製造工程を示す図(その9)



【図28】

本発明の第5実施例による半導体装置の構成を示す図





【書類名】

要約書

【要約】

【課題】 銅配線層を、その上に形成されたA l などの配線層と、アスペクト比が1.25を超える微細なタングステンプラグを介して接続し、多層配線構造を形成する際に、バリアメタル膜あるいは銅配線層における欠陥の発生を抑制する

【解決手段】 バリアメタル膜を窒化膜のみにより形成し、バリアメタル膜中における金属膜あるいは金属部分に形成を抑制する。さらにタングステン膜のCV Dプロセスによりビアホールを充填する際に、タングステンの気相原料と同時に水素ガスを供給する。

【選択図】

図 6



特願2002-371134

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区上小田中1015番地

氏 名

富士通株式会社

2. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社